ELECTRONIC COMPONENT DEVICE

Patent Number:

JP1089536

Publication date:

1989-04-04

Inventor(s):

YAMAMOTO AKIYASU

Applicant(s):

TOSHIBA CORP

Requested Patent:

JP1089536

Application Number: JP19870247532 19870930

Priority Number(s):

IPC Classification:

H01L21/82

EC Classification:

Equivalents:

Abstract

PURPOSE:To make a quick operating test by providing with a flip-flop a test data input terminal, a test data output terminal, and a test condition setting signal input terminal, and by connecting a plurality of flip-flop test data input terminals and test data output terminals in series.

CONSTITUTION:A test scanning pulse input TSI is applied to a TSI terminal with a clock pulse SA being 'L' which is applied to an SA terminal and a clock pulse SB being 'H' which is applied to an SB terminal in a programmable interval timer LSI. Since an SO terminal of each D-type flip-flop 10 is connected to the SI terminal, the D-type flip-flops 10 as a whole form a shift register through both 50 and SI terminals. Accordingly, by detecting the test scanning pulse output TSO applied from the TSO terminal, whether each D-type flip-flop 10 functions normally or not is checked, whereby a test time can be shortened.

Data supplied from the esp@cenet database - 12

THIS PAGE BLANK (USPTO)

IP 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭64-89536

@Int_Cl.4

識別記号

庁内整理番号

43公開 昭和64年(1989)4月4日

H 01 L 21/82

7925-5F

審査請求 未請求 発明の数 1 (全4頁)

99発明の名称 電子機器装置

②特 頭 昭62-247532

22出 頭 昭62(1987)9月30日

砂 明 者 山 本 顕 康 の出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区柳町70番地 株式会社東芝柳町工場内

神奈川県川崎市幸区堀川町72番地

20代 理 人 弁理士 須山 佐一

明細料

1. 発明の名称

電子機器装置

2. 特許請求の範囲

(1)フリップフロップを複数搭載する電子機器 装置において、

前記フリップフロップが、テストデータが入力されるテストデータ入力増子と、テストデータが出力されるテストデータ出力増子と、テスト状態に設定される信号が入力されるテスト状態設定信号入力増子とを備え、

かつ

複数の前記フリップフロップのテストデータ入 力竭子とテストデータ出力端子とを直列に接続し たことを特徴とする電子機器装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、たとえばD型フリップフロップを 多数搭載するプログラマブルインタバルタイマ等 のLSIである電子機器装置に関する。

(従来の技術)

一般に、ゲートアレイおよびスタンダードな 手法によってアログラマブルインタバルタイマ等 のLSIを構成しようとしたときには、その構成 要業であるカウンタ等はたとえば第5図に示すD 型フリップフロップ1を多数搭載することになる。

すなわち、第5図に示したD型フリップフロップ1の入力データと出力データとの関係が第6図に示す真理値表で表わされたとおりとなっているかを、搭載するすべてのD型フリップフロップ1について行う必要があるため、テストそのものに費す時間ばかりでなく得られたテストデータも英大な量となりこれを処理する時間も多大なものとなるからである。

(発明が解決しようとする問題点)

このように従来のプログラマブルインタバルタイマ等のLSIでは、D型フリップフロップを 多数搭載するため、搭載後に行われる動作テスト で英大なテスト時間を要するという問題がある。

本発明はこのような問題点を解決するためにな されたもので、短時間で動作テストを行うことが できる電子機器装置を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

すなわち本発明は、フリップフロップを複数 搭載する電子機器装置において、前記フリットデータが入力されるテストデータが出力されるテストデータが出力されるテストデータはは設定されるテスト状態設定信号入力のテストが入力されるテスト状態設定信号入力のテストが入ったものである。

(作用)

本発明では、フリップフロップのテスト時に、

ントロールワードレジスタ、8 はデータバスバッファ、9 はリード/ライトロジックである。

また、このプログラマブルインタバルタイマし S 1 は、カウンタ 2 ~ 4、コントロールワードレ ジスタ5 ~ 7 およびリード/ライトロジック 9 に おいて多数のD型フリップフロップを備えている。

第2図はこれらのカウンタ2~4、コントロールワードレジスタ5~7およびリード/ライトロジック9に備えられるD型フリップフロップ10を示すものである。

同図に示すD型フリップフロップ10は、通常の入力データDが入力されるD端子、通常ののロックパルスCPが入力されるCK端子、通常のの出力データQ、反転出力データQNが出力されるQN端子を備えるとともに、、テスト用の入力スキャンパルスSIがルスト用の出力されるSI端子、テスト用の出力スキャンパルスSIがルスSOが出力されるSOが出力される。

(実施例)

以下、本発明の実施例を図面に基づいて詳細に説明する。

第1図は本発明の一実施例に係るアログラマブ ルインタバルタイマLSIの構成を示すブロック 図である。

同図において、2~4はカウンタ、5~7はコ

そして、カウンタ2~4、コントロールワード レジスタ5~7およびリード/ライトロジック9 に備えられるD型フリップフロップ10は、第4 図に示すように接続配線される。

すなわち、各D型フリップフロップ10のSO 端子は次段のD型フリップフロップ10のSI端子に接続されるとともに、最前段のD型フリップフロップ10のSI端子はこのプログラマブルインタバルタイマLSIにおけるテスト用の入力に接続され、最後段のD型フリップフロップ10のSO端子はこのプログラマブルインタバルタイマSIにおけるテスト用の出力スキャンパルスTSOが出力されるTSO端子に接続される。

また、各D型フリップフロップ10のA場子、 B端子はそれぞれこのプログラマブルインタバル タイマLSIにおけるSA端子、SB端子に接続 される、

そして、本実施例のプログラマブルインタバル タイマしSIにおいては、各D型フリップフロッ プ10が正常に動作するか否かの確認テストは以下のように行われる。

まず、このプログラマブルインタバルタイマし SIにおけるSA端子に入力されるクロックパル スSAを"し"とし、SB端子に入力されるクロックパルスSBを"H"とする。

次に、テスト用の入力スキャンパルスTSIを TSI端子に入力する。

ここで、上述したように、各D型フリップフロップ10のSO場子は次段のD型フリップフロップ10のSI場子に接続されているので、このSO端子およびSI端子を介しこのプログラマブルインタバルタイマLSIに備えられたD型フリップフロップ10は全体でシフトレジスタを構成することになる。

したがって、TSO塩子から出力されるテスト 用の出力スキャンパルスTSOを確認することにより、各D型フリップフロップ10が正常に動作するか否かの確認を行うことができる。

このように、本実施例のアログラマブルインタ

ルインタバルタイマしSIの構成を示すブロック
タボルタイマしSIの格成を示すブロッイ
タボルタイマしSIの各部に備えられたD型フリップの真理値の決策のののでは、第4回は各D型フリップフロップ間ので表現では各D型フリップフロップでは一つでは、第4回はをから、第5回は第5回に示したD型フリップである。
東理値表を央す図である。

2~4 ··· カウンタ、5~7 ··· コントロールワードレジスタ、8 ··· データバスバッファ、9 ··· リード/ライトロジック、1 · O ··· D型フリップフロップ・

出願人 株式会社 東芝 代理人 弁理士 須 山 佐 一 バルタイマレSIでは、各D型フリップフロップ 10が正常に動作するか否かの確認はTSO端子 から出力されるテスト用の出力スキャンパルスT SOを確認するだけでよいので、テストそのもの が短時間で行え、得られたテストデータの処理も 短時間で行える。このため、テスト時間の短縮化 を図ることができる。


なお、上述した実施例は本発明をプログラマブルインタバルタイマLSIに適用させたものであったが、本発明はこれに限定されることなく、フリップフロップを複数搭載する電子機器装置全般に互って適用できる。

[発明の効果]


以上説明したように本発明の電子機器装置では、フリップフロップのテスト時に、テスト状態に設定された複数のフリップフロップが全体としてシフトレジスタの構成を有しているので、短時間で動作テストを行うことができる。

4. 図面の簡単な説明

第1図は本発明の一実施例に係るプログラマブ





第 1 図



					OUT PUT		
						QN	
5	L	Н	Н	X	Г	Ι	L
5	Н	Н	н	Х	Н	L	Н
						αV	On
Н	Х	Ŀ	Н	L	L	н	L
			Н	Н	Н	L	Н
H	x	Н	н	X	Qπ	Q.N	Q_n

第 3 図





INPUT OUT PUT
D CP G GN
L J L H
H J H L
X Z G GN

第 6 図